2026年9月7日至10日，第52届ESSERC（欧洲固态电子研究会议）在西班牙帕尔马·马略卡召开，模拟集成电路重点实验室作为第一署名单位在ESSERC 2026发表了7篇学术论文。此次入选论文展示了实验室在模数转换器、高能效芯粒间数据接口、集成电路硬件安全、MEMS加速度计与陀螺仪、高精度时间-数字转换器、电源管理等芯片领域的研究进展，相关工作介绍如下。
论文一 A 13-bit 1-GS/s Pipelined-SAR ADC with Adaptive Amplification Time Calibration for an Open-Loop Integrating Amplifier
面向无线通信与仪器仪表系统对高速、高精度、低功耗模数转换器（ADC）的需求，实验室提出了一种自适应校准的13位1GS/s流水线ADC。针对开环放大器受PVT影响性能恶化的问题，该工作提出一种自适应放大时间后台校准技术，通过检测前后级位权重比例偏差，动态调节放大器的积分时间，在模拟域直接补偿级间增益误差，解决了数字增益补偿带来的分辨率损失问题。同时，提出基于翻转电压跟随器的积分型放大器，在提升线性度的同时降低放大器带宽要求，有效提升了电路的能效与鲁棒性。
该ADC基于28nm CMOS工艺流片，功耗为6.02mW，面积为0.014mm²，校准电路仅占功耗的7.6%和面积的6.5%。奈奎斯特输入频率下，SNDR和SFDR分别达到62.7dB和76.3dB，能效优值171.9dB。在同类高速高精度ADC中展现出优异的综合性能。该研究为无线通信与高性能仪器仪表系统提供了一种低功耗、小面积的数据转换解决方案。
该工作以“A 13-bit 1-GS/s Pipelined-SAR ADC with Adaptive Amplification Time Calibration for an Open-Loop Integrating Amplifier”为题，发表于2026年ESSERC的时域交织高速ADC（Time-interleaved high-speed ADCs）分会场。该论文第一作者为伟德BV1946官方网站李登全教授，演讲者为周泽城硕士生，通讯作者为伟德BV1946官方网站朱樟明教授。
论文二 A Single-Ended 2-to-32 Gb/s Multi-Lane-Shared EOM with 92% De-embedding Fidelity for Multi-Standard Chiplet and Memory Interfaces
面向高性能计算系统中Chiplet与存储器等接口对高带宽、高密度多通道互连片上信号质量监测的需求，课题组提出了一种具有去嵌能力、单端信号适配、宽数据率范围、多通道共享的高速接口眼图监测器（Eye-Opening Monitor，EOM）。针对传统EOM单端信号不适配、硬件复用率低、数据率范围窄、无去嵌能力等问题，该工作采用多通道共享架构，并提出基于单比特响应（SBR）的去嵌方法，实现多通道的复用测试。同时，采用带数字校准的8-bit四分之一速率相位插值器，提升宽频率范围内的相位扫描线性度。
该芯片基于28 nm CMOS工艺实现，支持2–32 Gb/s单端Chiplet及存储器等接口，核心面积为0.011 mm²，在32 Gb/s下功耗为20.42 mW。测试结果表明，相位插值器积分非线性峰峰值小于2.5 LSB；三种常规眼图采集模式与示波器参考结果相比，决定系数（R²）均高于0.99；针对不同信道进行去嵌后，恢复眼图轮廓与通道前参考眼图的交并比（IoU）达到92%，验证了所提出多通道共享及去嵌入方案的有效性。
该工作以 “A Single-Ended 2-to-32 Gb/s Multi-Lane-Shared EOM with 92% De-embedding Fidelity for Multi-Standard Chiplet and Memory Interfaces”为题，发表于2026年ESSERC的高能效芯粒间有线接口设计（Efficient Die to Die Wireline Interface Design）分会场。该文章第一作者为伟德BV1946官方网站博士研究生苏宪霆，演讲者为硕士生刘杰，通讯作者为伟德BV1946官方网站赵潇腾教授。
论文三 An 8-Bit/Cycle 7.39×1031-CRP/F2 All-Digital Strong PUF Exploiting Thermal Noise for Improved Modeling Attack Resilience
针对物联网设备高实时性认证与高安全密钥生成需求，实验室提出了一种基于热噪声混淆（Noise-Obfuscated，NOB）的全数字强物理不可克隆函数（SPUF）电路架构。针对传统SPUF依赖静态挑战-响应映射易受机器学习建模攻击的缺陷，该工作利用静态工艺偏差与动态热噪声作为熵源生成时变响应，无需复杂非线性逻辑即可显著提升安全性，并实现单周期8比特响应并行输出。同时引入空间冗余（Spatial-Redundancy）密钥生成方法，极大程度降低了密钥误码率（Bit Error Rate，BER）。
该电路基于180nm CMOS工艺流片，实现了160Mbps的吞吐率和7.39×1031 CRP/F2的面积效率，较已有工作提升超过7×106倍。在1.8V和27℃的标称条件下实现了无差错密钥再生（BER=0），1.6V和-40℃的极端条件下密钥误码率低至3.3×10-8。在高达50M CRP训练集下，机器学习模型预测准确率维持在约50%，表现出强建模攻击抗性。所生成的密钥通过全部15项NIST SP800-22随机性测试。该研究为低成本设备认证与高安全密钥生成提供了兼具轻量、高吞吐与强抗建模攻击能力的新型PUF解决方案。
该工作以“An 8-Bit/Cycle 7.39×1031-CRP/F2 All-Digital Strong PUF Exploiting Thermal Noise for Improved Modeling Attack Resilience”为题，发表于2026年ESSERC的数字电路与安全（Digital Circuits and Security）分会场。该文章第一作者为伟德BV1946官方网站徐崇耀教授，演讲者为博士生李佳乐，通讯作者为伟德BV1946官方网站冯立琛副教授和澳门大学Man-Kay Law教授。
论文四 A 140μA, 8.5m°/s/√Hz 3-Axis Always-on Sense MEMS Gyroscope with 260Hz Bandwidth using Phase-locked Dynamic Amplifier Technique
面向小尺寸高精度六轴MEMS惯性传感器边缘智能化与常开传感（Always-on Sense）需求，实验室提出了一种低功耗低噪声的常开传感接口电路。针对传统Burst-mode 常开传感接口电路架构中存在的混叠噪声恶化、有限带宽、启动延迟等问题，该工作提出一种基于锁相动态放大器（Phase-locked dynamic amplifier，PLDA）的常开传感接口电路架构，通过动态峰值锁相自动增益控制（dynamic peak-locked detection based AGC）、动态过零锁定锁相环（dynamic zero-cross-locked detection based PLL），实现全信号链动态功耗与最大信号功率点跟踪（Maximum signal power point tracking），解决了锁相抖动导致的正交误差-零偏漂移问题与寄生馈通导致的同相误差-零偏漂移问题，打破了噪声-功耗约束。
该工作在0.18μm BCD工艺、表面硅单外延MEMS工艺中实现，实现了8.5mdps/√Hz的常开传感噪声、140μA/三轴的常开传感功耗以及260Hz的常开检测带宽。与国际先进水平相比（博世BMI323），该工作在不显著恶化噪声的情况下将常开传感功耗大幅度降低了4.4倍，为下一代智能物联网传感节点等对功耗和噪声有严苛要求的应用场景提供了关键技术支持。
该工作以 " A 140μA, 8.5m°/s/√Hz 3-Axis Always-on Sense MEMS Gyroscope with 260Hz Bandwidth using Phase-locked Dynamic Amplifier Technique"为题，发表于2026年 ESSERC的微机电系统，惯性和压力传感器（MEMS, inertial and stress sensors）分会场。该文章第一作者为伟德BV1946官方网站钟龙杰教授，演讲者为硕士生卜舜尧，通讯作者为伟德BV1946官方网站朱樟明教授。
论文五 A 14.6 µg/√Hz, 1.02 mm²/axis MEMS Accelerometer using Energy-Recovery High-Voltage Pulse Excitation with 9.8 pJ Efficiency
面向新兴音频应用（如骨传导耳机和语音增强等）对低噪声、宽带宽、高线性度以及小尺寸微机电系统（MEMS）加速度计的迫切需求，实验室提出了一种基于能量回收高压脉冲激励（Energy Recovery High Voltage Pulse Excitation, ER-HVPE）的高能效、低漂移音频MEMS加速度计接口电路。针对传统高压脉冲激励架构中因传感器电容增加导致的系统功耗急剧上升，以及灵敏度易随电源和温度变化产生漂移的PVT（工艺、电压、温度）鲁棒性问题，该工作提出了一系列系统与电路级创新技术。基于所提出的能量回收激励脉冲发生器（Energy Recovery Excitation Pulse Generator, ER-EPG），通过引入能量回收路径和预充电路径，有效降低了激励路径损耗，将激励电路效率从34%大幅提升至60%。同时，配合所提出的激励电压基准（Excitation Voltage Reference, EVR）电路进行比例读出，在主信号路径中实现了PVT波动的有效抵消，显著提升了读出电路的鲁棒性。
该电路基于 0.18µm BCD 工艺实现，并与单轴面积仅为 1.02 mm² 的微小尺寸传感器进行测试。验证结果表明，该研制的MEMS加速度计实现了 14.6 µg/√Hz 的超低本底噪声，能量效率优值（FoM2）达到卓越的 9.8 pJ。在带有EVR和自校准的条件下，其在 -20°C至 80°C范围内的温度诱导灵敏度漂移仅为 0.016%/°C（抑制了16dB），电源电压变化灵敏度漂移仅为 3.5%/V（抑制了24dB）。与国际同期先进水平相比，该研究在同类音频MEMS加速度计中实现了最佳的噪声性能与最优的功耗效率，为新一代高保真可穿戴音频设备提供了一种高能效、高鲁棒性的MEMS加速度计接口电路方案。
该工作以 "A 14.6 µg/√Hz, 1.02 mm²/axis MEMS Accelerometer using Energy-Recovery High-Voltage Pulse Excitation with 9.8 pJ Efficiency" 为题，发表于2026年ESSERC的微机电系统，惯性和压力传感器（MEMS, inertial and stress sensors）分会场。该文章第一作者及演讲者为伟德BV1946官方网站王凌助理研究员，通讯作者为伟德BV1946官方网站钟龙杰和朱樟明教授。
论文六 A Wide-Range, 5.03 ps Resolution Coarse-Fine Noise-Shaping TDC Using a Voltage-Controlled Switched-Ring Oscillator for dToF LiDARs
面向直接飞行时间（dToF）激光雷达对宽量程、高精度时间测量的需求，实验室提出了一种高精度噪声整形时间数字转换器（TDC）电路。针对传统开关环形振荡器型时间数字转换器（SRO-TDC）在宽输入范围下噪声增大、易受工艺、电压与温度（PVT）变化影响等问题，该工作提出了一款粗细两级噪声整形TDC。采用计数器完成粗量化，将细量化输入限定于2-4 ns，有效抑制宽量程下的噪声恶化；提出基于压控开关环形振荡器的细量化电路，实现一阶噪声整形，并通过锁相环低频锁定机制提升PVT鲁棒性。
该电路基于180 nm CMOS工艺，在2046 ns量程内实现5.03 ps等效分辨率，100 kHz带宽内积分噪声为1.453 psrms，单射精度为2.12 ps，核心面积仅0.031 mm²，功耗为3.35 mW。该电路兼顾宽量程、高精度与低电路开销，在同类dToF 应用的TDC中实现了最优的等效分辨率和动态范围。
该工作以“A Wide-Range, 5.03 ps Resolution Coarse-Fine Noise-Shaping TDC Using a Voltage-Controlled Switched-Ring Oscillator for dToF LiDARs”为题，发表于2026年ESSERC的分数锁相环与关键模块（Fractional PLLs and key Building Blocks）分会场。该文章第一作者为伟德BV1946官方网站博士研究生李春林，通讯作者为伟德BV1946官方网站王夏宇副教授和朱樟明教授。
论文七 A 2-Cell Battery-Input Pseudo-TON Overlapping Controlled Symmetric Cross-Coupled Capacitor Converter with 97.1% Peak Efficiency and 0-1 VCR
面向双节锂电池供电应用对高效率、宽输出电压范围和快速瞬态响应的需求，团队提出了一种采用伪导通时间相位重叠控制的对称交叉耦合电容（SCC）两相降压转换器。该转换器在单一工作模式下实现连续0至1电压转换比，无需辅助平衡电路即可实现电感电流和飞跨电容电压的内在平衡。同时，通过降低电感电流的直流和交流分量，有效减小DCR相关导通损耗；所提出的伪导通时间相位重叠控制可在负载瞬态期间自适应提高电感电流转换速率，实现快速瞬态响应。
该芯片采用0.18 μm BCD工艺流片，芯片面积为6 mm²，支持6至8 V输入、0.8至7 V输出和最高4 A负载电流，峰值效率达到97.1%，在VCR为0.1时峰值效率仍达到92.5%，功率密度在宽工作范围内超过1.25 W/mm²。该工作为双节锂电池供电的便携式电子设备及宽范围负载点电源系统提供了一种高效率、高功率密度的电源管理解决方案。
该工作以 " A 2-Cell Battery-Input Pseudo-TON Overlapping Controlled Symmetric Cross-Coupled Capacitor Converter with 97.1% Peak Efficiency and 0-1 VCR "为题，发表于2026年 ESSERC的混合开关电容转换器（Hybrid and Switched-Capacitor Converters for Dense Power）分会场。该文章第一作者为伟德BV1946官方网站李娅妮教授，演讲者为李宗徽博士生，通讯作者为伟德BV1946官方网站朱樟明教授。
