伟德BV1946官方网站模拟集成电路重点实验室张延博、朱樟明团队在高精度高带宽模数转换器（ADC）芯片方向取得重要进展。团队基于28 nm CMOS工艺，研制了一款多速率指数增量型流水线-逐次逼近型（SAR）ADC芯片。局部过采样多速率架构避免了传统全局过采样导致的带宽损失；指数增量型量化技术，以近似一阶噪声整形的开销实现与四阶噪声整形相当的量化噪声抑制效果，兼具过采样型ADC高精度与奈奎斯特型ADC高带宽的优势，适用于Wi-Fi 7等宽带无线通信应用场景。...
查看详情+
2026年9月7日至10日，第52届ESSERC（欧洲固态电子研究会议）在西班牙帕尔马·马略卡召开，模拟集成电路重点实验室作为第一署名单位在ESSERC 2026发表了7篇学术论文。此次入选论文展示了实验室在模数转换器、高能效芯粒间数据接口、集成电路硬件安全、MEMS加速度计与陀螺仪、高精度时间-数字转换器、电源管理等芯片领域的研究进展，相关工作介绍如下。论文一 A 13-bit 1-GS/s Pipelined-SAR ADC with Adaptive Amplification Time Calibration ...
查看详情+
2026年8月26日，国家自然科学基金委员会公布了2026年度集中受理期国家自然科学基金项目资助结果，模拟集成电路重点实验室教师共获各类资助14项，其中青年基金B类1项（张延博）、重点项目1项（马瑞）、面上项目6项、青年基金C类6项。此次项目获得资助，研究方向包括高精度模数转换器、高速数据转换器、高性能传感器及接口、电源管理、高速数据接口、信息安全等集成电路领域。
查看详情+
伟德BV1946官方网站模拟集成电路重点实验室冯立琛、朱樟明团队发表人工智能芯片成果，突破了高能效比特并行SRAM存内计算技术，这是实验室2026年发表的第8篇JSSC论文。团队基于28-nm CMOS工艺，提出了一款符号位嵌入的高效比特并行SRAM存内计算（CIM）宏单元芯片，针对传统比特并行CIM在SRAM pitch匹配约束下存在的局部布线拥塞、有符号二进制补码MAC符号扩展开销大、以及加法树中间节点无效翻转功耗高等问题，首创提出混合信号翻转计数线（...
查看详情+
伟德BV1946官方网站模拟集成电路重点实验室王修登、钱利波、励勇远等人在微能源俘能芯片方向取得重要研究进展。团队基于180nm BCD工艺，提出一款面向瞬态振动的自供电压电俘能芯片。通过采用同步翻转与最优电荷提取接口，实现压电换能器与输出的完全解耦，使输出功率独立于负载变化；通过采用基于包络比例翻转的单级最大功率点跟踪技术（MPPT），直接在源端实现MPPT调节，避免多级转换损耗，实现快速收敛；通过采用自供电电子断路器和包络提取器，...
查看详情+
2026年7月8日上午，国家科学技术奖励大会、两院院士大会、中国科协第十一次全国代表大会在北京人民大会堂隆重举行，党和国家领导人出席大会并为2025年度国家科学技术奖获奖代表颁奖。模拟集成电路与系统教育部重点实验室朱樟明教授主持完成的“高精度低功耗模拟前端集成电路关键技术与应用”项目荣获国家科学技术进步奖二等奖。该项目由朱樟明教授牵头，实验室教师刘术彬、梁宇华、张延博、钟龙杰均为共同完成人。项目成果针对高精度传感器和高精度复杂功率管理应用，...
查看详情+
伟德BV1946官方网站模拟集成电路重点实验室梁宇华等在高精度模数转换器芯片方向取得重要进展。团队基于180nm CMOS工艺，提出一款基于伪伪差分架构的高精度噪声整形逐次逼近型模数转换器芯片。通过采用伪伪差分架构，有效抑制低频噪声并拓展了模数转换器的输入共模范围；通过采用分组电容堆叠技术，降低噪声传递函数对寄生电容的敏感性；通过采用基于伪伪差分的预探测技术，有效避免了动态范围损失。该设计可适用于各类低功耗、高精度传感领域。...
查看详情+
伟德BV1946官方网站模拟集成电路重点实验室孙德鹏、步枫等在极低抖动锁相环芯片方向取得重要进展。团队基于65nm CMOS工艺，提出了一款13GHz极低抖动电荷泵锁相环芯片，突破了传统电荷泵锁相环的噪声与杂散限制。通过基于电阻型时间放大器的鉴频鉴相器和高可靠串联谐振压控振荡器，实现了极低抖动性能；通过结合采样滤波器和环路优化设计，有效抑制了参考杂散。该设计可适用于高速有线SerDes接口、直接射频采样数据转换系统和雷达系统等应用场景。...
查看详情+